logo

You are here

Warning message

Attention! This event has already passed.

Hoge snelheid gekalibreerde analoog naar digitaal convertoren in CMOS

Monday, 18 January, 2010 - 15:00
Campus: Brussels Humanities, Sciences & Engineering campus
D
0.08
Rob Verbruggen
phd defence

Analoog naar digitaal convertoren zijn een essentiƫle bouwsteen in vele elektronische
systemen. Ze staan in voor de overgang van het storingsgevoelige analoge domein
naar het robuuste digitale domein en zijn het onderwerp van dit onderzoek.

Telecommunicatie in de licentievrije band rond 60 GHz laat korte afstand
communicatie aan snelheden groter dan 1 gigabit per seconde toe. Er worden hiervoor
echter zeer hoge bandbreedtes van ongeveer 1 GHz gebruikt, wat uitdagingen met
zich meebrengt. Zo zullen analoog digitaal convertoren in deze systemen meer dan
twee miljard keer per seconde moeten bemonsteren om de hoge bandbreedte te
kunnen digitaliseren. Deze schakelingen moeten daarenboven worden gefabriceerd in
CMOS, om integratie met het digitale deel van het systeem mogelijk te maken.

Hoewel er al schakelingen bestaan die deze bemonsteringssnelheden aankunnen is
hun vermogenverbruik veelal te hoog voor draagbare toepassingen. In dit onderzoek
wordt dit vermogenverbruik verlaagd door gebruik te maken van kalibratie. Bij deze
kalibratie worden technologische tekortkomingen gemeten en vervolgens
gecorrigeerd in de circuits.

Er wordt ten eerste onderzocht hoe het toepassen van kalibratie het vermogenverbruik
van bestaande architecturen kan verlagen. Daarenboven laat kalibratie het
introduceren van twee nieuwe architecturen toe. Voor een van deze twee architecturen
wordt ook een nieuw soort versterker voorgesteld.

Deze concepten worden aangetoond aan de hand van het ontwerp van 3 prototypes.
De verbeteringen van de architectuur en de bouwstenen laten toe het
vermogenverbruik in deze prototypes met een factor vijf te verminderen ten opzichte
van traditionele technieken.